Arm анонсировала высокопроизводительные, но экономичные ядра Cortex-M85 для современных IoT-решений

В семейство Arm Cortex-M входят относительно недорогие решения, ориентированные на минимальное энергопотребление. SoC на основе таких ядер обычно лежат в основе различных встраиваемых систем и устройств класса IoT. Впрочем, наработки из мира «больших» Cortex-A проникают и в этот сегмент: ещё в феврале 2020 года компания анонсировала серию Cortex-M55 (ARMv8.1-M), но сейчас она уступает место новому лидеру — Cortex-M85.

Для своего класса это действительно во многом уникальное процессорное ядро. В области целочисленных вычислений оно опережает Cortex-M7 с его шестистадийным суперскалярным конвейером, а при работе с векторными расширениями Helium, дебютировавшими в Cortex-M55, оказывается быстрее последнего. Новинка предназначена для устройств, которым необходим достаточно высокий уровень производительности, но при этом и такие возможности, как детерминированность поведения и низкая латентность при обработке прерываний.

Изображения: Arm

Новое ядро построено на основе того же набора инструкций, ARMv8.1-M, но имеет конвейер с семью стадиями для целочисленного блока, опциональныe FPU с поддержкой FP16/32/64 и векторные расширения Helium (M-profile). Дополнительный 64-бит интерфейс позволяет ядру работать совместно с кастомными ускорителями (до 8 шт.) и инструкциями. Имеются 32-бит расширения DSP/SIMD. Объёмы кешей данных и инструкций первого уровня составляют до 64 Кбайт каждый, а объём кешей более высоких уровней может достигать аж 16 Мбайт.

Опционально поддерживается модуль защиты памяти MPU — до 16 изолированных регионов с различным уровнем безопасности при наличии TrustZone. Интегрированный контроллер прерываний NVIC (Nested Vectored Interrupt Controller) поддерживает обработку до 480 прерываний, а также NMI. Отдельно реализован контроллер пробуждения для быстрого выхода процессора из спящих режимов.

В Cortex-M85 реализованы развитые средства отладки, включая блок мониторинга производительности и опциональные блоки трассировки. За безопасность отвечает Arm TrustZone и расширения (Pointer Authentication, Branch Target Identification), так что новое ядро отвечает требованиям PSA Certified Level 2. С внешним миром ядро общается посредством трёх шин — основной 64-битной AMBA 5 AXI, совместимой с версией AXI4 и двух шин AMBA 5 AHB, одна из которых используется для периферии.

На данный момент это самое быстрое Arm-ядро в семействе M — его производительность оценивается в 6,28 CoreMark/МГц и 8,76DMIPS/МГц. Оно доступно в составе эталонных платформ Corstone-310 и Ethos-U55. Решения на базе новинок можно разрабатывать уже сейчас с помощью Arm Virtual Hardware, поскольку готовые чипы с новыми ядрами, вероятно, появятся не раньше, чем через год. Более подробно о новинке можно узнать из анонса и в разделе сайта Arm для разработчиков.

Источник: servernews.ru

Комментарии: