Минпромторг выделил 21 млрд руб. на создание трех новых микропроцессоров, включая 32-ядерный «Эльбрус». Выбор разработчиков состоится в ходе конкурсов, хотя наиболее вероятными претендентами на контракты станут создатели прямо упомянутых в ТЗ архитектур — МЦСТ, НТЦ «Модуль» и НПЦ «Элвис». При определении начальных цен соглашений министерство на этапе формирования процедур всякий раз получало лишь по одному конкретному ответу, хотя обращалось к пяти респондентам-разработчикам.
Миллиарды на новые процессоры
Как выяснил CNews, Минпромторг готов потратить около 21,1 млрд руб. на разработку трех новых российских микропроцессоров. Эта сумма складывается из начальных цен контрактов в конкурсах на тематические опытно-конструкторские работы (ОКР), объявленных министерством 20 ноября 2020 г. Все они стартовали в рамках реализации мероприятий по подпрограмме «Развитие производства вычислительной техники» госпрограммы «Развитие электронной и радиоэлектронной промышленности» на 2020-2025 гг.
В частности, 7,63 млрд руб. Минпромторг зарезервировал на ОКР «Разработка системы на кристалле для встраиваемых вычислительных комплексов на базе процессорных ядер с архитектурой NeuroMatrix нового поколения» (шифр «Нейро-Б»).
Еще 6 млрд руб. министерство готово заплатить за ОКР «Разработка доверенного многоядерного процессора для программных маршрутизаторов защищенных сетей» (шифр «МАРКО-240»).
Наконец 7,49 млрд руб. министерство выделило на ОКР по созданию микропроцессора «Эльбрус-32С» — для высокопроизводительных серверов. Разработке присвоен шифр «Процессор-21 (СРВ)».
Минпромторг раздаст до 21 млрд руб. на разработку трех новых российских процессоров
Заявки от претендентов на все конкурсы будут приниматься до 14 декабря 2020 г. Удельный вес цены предложения везде выставлен на уровне 20%, а 80% составят нестоймостные характеристики заявок, включая, например, опыт соискателя. Итоги всех процедур заказчик планирует подвести 17 декабря. Сроком исполнения всех контрактов пописано 31 января 2025 г.
Каковы шансы на конкуренцию разработчиков
Отметим, что очевидным главным претендентом на первый из контрактов можно считать НТЦ «Модуль» — создателя упоминающейся в названии ОКР архитектуры NeuroMatrix. Аналогично, главным претендентом на третий контракт можно считать компанию МЦСТ — разработчика предыдущих процессоров линейки «Эльбрус».
В отношении второго конкурса, возможно, все не столь однозначно. Однако в его документации в разделе «блоки информбезопасности и управления» прописано «отечественное доверенное процессорное ядро архитектуры RISCore32». Данная разработка отсылает нас к серии чипов «Мультикор» научно-производственного центра «Элвис».
Отметим, что каких-либо технологий, прямо указывающих на приоритет наработок «Байкал электроникс» — одного из главных на сегодня разработчиков отечественных чипов — ни в одном ТЗ не упомянуто.
Примечательно также, что для определения начальных цен контрактов заказчик, как того и требует закупочное законодательство, разослал запросы нескольким поставщикам «обладающим опытом поставок соответствующих товаров, работ, услуг». Однако всякий раз конкретное ценовой предложение из пяти респондентов представила только одна компания (состав этих пятерок, вполне мог быть различным). Остальные респонденты либо не отвечали вовсе, либо их ответ не содержал денежных сумм.
На вопрос CNews, ожидает ли Минпромторг на конкурсах какую-либо конкуренцию, представители министерства сообщил, что развитие рассматриваемых направлений необходимо для обеспечения создания опережающего научно-технического задела и разработки перспективных технологий в целях достижения целей Стратегии развития электронной промышленности до 2030 г. «На указанных топологических нормах работают только передовые российские дизайн-центры микроэлектроники, — добавили собеседники редакции. — Мы рассчитываем, что к нам поступят заявки».
Что будет создано на NeuroMatrix
Целью второй из рассматриваемых работ заявлено создание на базе отечественной архитектуры NeuroMatrix гетерогенной многопроцессорной системы на кристалле, предназначенной для решения методами нейросетевой обработки данных широкого круга задач. Среди них — распознавание образов, управление беспилотными транспортными средствами, цифровая обработка аудио- и видеосигналов.
«Разрабатываемая микросхема не имеет отечественных и прямых зарубежных аналогов и представляет собой косвенный аналог микросхемы NVidia Jetson Xavier», — говорится в конкурсных документах.
В состав микросхемы должны входить управляющая процессорная система, содержащая не менее двух процессорных кластеров с суммарным количеством процессорных ядер ARM не менее восьми. Также она должна включить нейросетевой ускоритель, содержащий не менее восьми нейропроцессорных ядер, ядро расчета карт диспаратности (StereoVision), подсистему обработки графической информации, ядро видеокодека кодер/декодер, ядро предобработки видеосигналов (Image Signal Processing), интерфейс с внешней оперативной памятью, подсистему прямого доступа к памяти, контроллеры PCI Express.
У чипа должны быть контроллеры периферийных устройств Ethernet 10/100/1000 (w. IEEE 1588), 10GEthernet (w. IEEE 1588), DisplayPort TX, MIPICSI-2 RXx4, I2C, I2S, CAN 2.0, SD Card/SDIO, SPI, QSPI, UART, GPIO, JTAG. «Окончательный состав микросхемы определяется на этапе технического проекта по согласованию с организациями, определяемыми заказчиком», — отмечается в документации.
Что за многоядерный чип создается для маршрутизаторов
В ходе третьей ОКР будет создан доверенный многоядерный процессор с интегрированными сетевыми интерфейсами 1/10 Гбит/с. Он предназначен для применения в мультипротокольном оборудовании программных маршрутизаторов защищенных отечественных IP-сетей — для использования в магистральной, региональной и зоновой сетях уровня агрегации и ядра/транспорта.
В Минпромторге полагают, что этот процессор позволит создать информационно-коммуникационное оборудование, повышающее пропускную способность и обеспечивающее высокий уровень доверенности для сетей связи.
«В настоящее время в качестве многоядерного процессора широкое применение находит процессор Intel Xeon с внешними сетевыми картами, оптимизированными для решений на основе программной маршрутизации, — поясняет госзаказчик. — Предлагаемый в рамках ОКР процессор качественно отличается наличием встроенных сетевых интерфейсов 1/10 Гбит/с, что позволяет удешевить и упростить конечные решения. Высокопроизводительные ядра общего назначения обеспечат перенос наработанного программного обеспечения».
В министерстве отмечают, что аналогичный подход использован в решениях Intel P5900, Mellanox BlueFild и NXP LS2088. «Предлагаемой в рамках ОКР процессор, в отличии от решений Mellanox и NXP, поддерживает интерфейс для расширения, что позволит объединить несколько процессоров и обеспечить в разрабатываемых на его основе решениях возможность линейного наращивания производительности коммуникационного оборудования», — заключают в Минпромторге.
Среди конкретных характеристик заказчик указывает, что чип будет содержать не менее 16 64-битных ядер, совместимых с архитектурой ARMv8, контроллер прерываний, ММU с TLB, 128-битный SIMD-сопроцессор, кэш данных первого уровня размером не менее 32 кБ, кэш инструкций первого уровня размером не менее 32 кБ, кэш второго уровня.
Частота процессора составит не менее 1500 МГц. В нем будет два контроллера DDR4 разрядностью 64 бит или четыре контроллера DDR4 разрядностью 32 бит; объем поддерживаемой памяти не менее 8 Гбайт. Примечательно, что у разработчика должен быть опыт разработок чипов по технологии 28 нм.
Каким будет новый «Эльбрус»
В тендерных документах целью разработки нового «Эльбруса» заявлено создание универсального 32-ядерного процессора — для типоряда вычислительных систем в классе высокопроизводительных серверов и систем хранения данных (СХД) высшего уровня производительности, а также суперЭВМ.
Чип будет изготовлен по технологии 7 нм. В нем закономерно будет задействована архитектура «Эльбрус». Его пиковая производительность составит не менее 6 Тфлопс, суммарный объем кэш-памяти — не менее 64 Мбайт. Суммарная пиковая пропускная способность всех каналов памяти составит как минимум 170 Гбайт/с, объем оперативной памяти — 2 Тбайта на микропроцессор.
У чипа будет не менее шести контроллеров памяти типа DDR5. В нем будет реализована аппаратная поддержка операций искусственного интеллекта и виртуализации с возможностью исполнения кодов платформы Intel Х86-64.